IBM tăng gần 6% sau khi công bố chip dưới 1 nanomet

IBM cho biết đã phát triển công nghệ chip đầu tiên vượt dưới mốc 1 nanomet, và thông tin này đã kéo cổ phiếu IBM tăng gần 4% trước giờ giao dịch.

Diễn biến này phản ánh kỳ vọng của thị trường vào khả năng IBM tiếp tục mở rộng vai trò trong cuộc đua bán dẫn, nhất là khi nhu cầu AI đang đẩy giới hạn của kiến trúc chip hiện tại.

NỘI DUNG CHÍNH
  • IBM nói đã tạo ra công nghệ chip dưới ngưỡng 1 nanomet, với mật độ transistor cao hơn thế hệ 2 nanomet trước đó.
  • Công ty dự báo thiết kế mới có thể cải thiện tới 50% hiệu năng và 70% hiệu quả năng lượng.
  • IBM chưa bán chip trực tiếp mà cấp phép công nghệ cho đối tác sản xuất, nên mốc thương mại hóa vẫn còn cách vài năm.

IBM vừa công bố điều gì?

IBM là bên tuyên bố đã phát triển công nghệ chip dưới ngưỡng 1 nanomet, với node 0,7 nanomet hay 7 angstrom. Công ty cho biết thiết kế này đạt khoảng 100 tỷ transistor trên một node có kích thước chỉ bằng móng tay.

IBM cũng nói công nghệ mới đã giúp tăng gấp đôi mật độ transistor so với nguyên mẫu 2 nanomet công bố năm 2021. Theo các chỉ số mà công ty đưa ra, chip 2026 có thể cao hơn tới 50% về hiệu năng tính toán và 70% về hiệu quả năng lượng so với thiết kế trước đó.

Vì sao mốc dưới 1 nanomet được xem là quan trọng?

Công nghệ chip dưới 1 nanomet là bước tiến mang tính biểu tượng trong cuộc đua thu nhỏ transistor. Dù tên node không còn phản ánh kích thước vật lý thực tế, đây vẫn là cách ngành bán dẫn thể hiện mức độ tiến bộ của quy trình chế tạo.

Đọc thêm:  Thỏa thuận năng lượng Ý có thể chưa đủ vực dậy khai thác Bitcoin

IBM nói thiết kế này sử dụng bố cục transistor “nanostack”, trong đó các lớp được xếp theo chiều dọc trên hai tấm silicon liên kết với nhau. Cách sắp xếp này nhằm mở rộng mật độ linh kiện thay vì chỉ thu nhỏ theo phương ngang.

Qing Cao, giáo sư khoa học vật liệu tại Đại học Illinois tại Urbana-Champaign, gọi cách IBM trình diễn transistor xếp chồng trên wafer sản xuất hoàn chỉnh là “mang tính chuyển đổi”. Ông cũng cho rằng bố cục này giúp việc đi dây dễ hơn so với kiểu xếp lớp chồng trực tiếp.

Mô hình nanostack của IBM hoạt động ra sao?

Nanostack là cách IBM đặt transistor theo từng lớp thay vì trên một mặt phẳng duy nhất. Theo mô tả kỹ thuật, mỗi transistor dùng ba lớp silicon, dày khoảng 15 nguyên tử và cách nhau 9 nanomet.

IBM cho biết mục tiêu của thiết kế là vượt qua giới hạn của phương pháp thu nhỏ transistor truyền thống. Công ty cũng nói mật độ SRAM đã tăng 40% nhờ cấu trúc này, trong bối cảnh bộ nhớ on-chip ngày càng quan trọng với suy luận AI.

Jay Gambetta, giám đốc IBM Research, cho biết khoảng cách cải thiện giữa các thế hệ 3 nanomet và 2 nanomet trước đó chỉ ở mức một chữ số phần trăm về mật độ SRAM. Điều đó cho thấy việc nâng mật độ bộ nhớ đang là một nút thắt kỹ thuật đáng kể.

Đọc thêm:  Cựu nhà thầu Super Micro nhận tội tuồn máy chủ AI 2,5 tỷ USD

Khi nào công nghệ này có thể thương mại hóa?

IBM chưa trực tiếp sản xuất hay bán chip thương mại, mà cấp phép công nghệ quy trình cho đối tác đúc chip. Công ty cho biết sản xuất có thể bắt đầu trong vòng 5 năm, còn việc phổ cập rộng rãi có thể cần thêm khoảng 5 năm nữa.

IBM chưa công bố đối tác sản xuất cho quy trình dưới 1 nanomet này. Hiện nay, Rapidus là đối tác của IBM trong việc mở rộng công nghệ 2 nanomet.

Huiming Bu, phó chủ tịch mảng R&D bán dẫn của IBM, cho biết nhiều doanh nghiệp trong ngành vẫn đang vận hành trên kiến trúc nanosheet 2 nanomet. Ông cũng nói TSMC, Samsung và Intel đều đang dùng hoặc phát triển các thiết kế dựa trên nanosheet cho thế hệ chip hiện tại và sắp tới.

AI đang tạo áp lực gì lên ngành bán dẫn?

Nhu cầu AI là lý do chính khiến thị trường chú ý nhiều hơn tới các bước tiến về mật độ chip. IBM cho biết một bộ tăng tốc AI dùng quy trình 7 angstrom có thể tạo ra hiệu suất gấp khoảng 7 lần so với các bộ tăng tốc hiện tại.

Công ty cũng báo cáo mức cải thiện 40% trong khả năng thu nhỏ SRAM tại hội nghị VLSI 2026. Đây là loại bộ nhớ tốc độ cao trên chip, có vai trò quan trọng với các tác vụ AI inference.

Đọc thêm:  SpaceXAI đối mặt 2 vụ kiện tại Illinois vì Grok phân tích khuôn mặt

Dan Hutcheson, phó chủ tịch TechInsights, nhận định với MIT Technology Review rằng cách tiếp cận nanostack có thể “kéo dài thêm 10 đến 15 năm” cho lộ trình tiếp tục thu nhỏ transistor. Tuy vậy, ông và các chuyên gia khác cũng lưu ý các thách thức về lỗi sản xuất và quản lý nhiệt vẫn còn rất lớn.

Các rủi ro kỹ thuật còn lại là gì?

IBM thừa nhận việc xếp chồng các lớp làm tăng rủi ro lỗi sản xuất. Nếu một trong hai tầng gặp vấn đề, toàn bộ con chip có thể bị loại bỏ.

Quản lý nhiệt cũng là một bài toán khó vì quy trình chế tạo lớp trên không được làm hỏng các kết nối bên dưới. IBM chưa công khai chi tiết về kỹ thuật xử lý nhiệt độ thấp mà công ty sử dụng.

Với nhà đầu tư, điểm cần theo dõi là tiến độ cấp phép, đối tác sản xuất và các tín hiệu mới trong cuộc họp báo cáo tài chính tiếp theo của IBM. Đây sẽ là những yếu tố quyết định liệu công nghệ này chỉ dừng ở mức trình diễn hay tiến tới ứng dụng rộng hơn.

Tổng kết

IBM đã tạo ra một cột mốc kỹ thuật mới trong bán dẫn, nhưng quá trình thương mại hóa vẫn chưa hoàn tất và còn phụ thuộc vào đối tác sản xuất cũng như khả năng vượt qua rào cản kỹ thuật.

BÀI VIẾT LIÊN QUAN

Lỗ hổng PHP2Shell ghi nhận hàng triệu lượt tấn công khi AI thúc đẩy khai thác

Lỗ hổng PHP2Shell ghi nhận hàng triệu lượt tấn...

Ngày 22 tháng 10 năm 2026, hàng triệu lượt dò quét nhằm khai thác hai lỗ hổng...
Hacker Trung Quốc dùng AI tấn công hàng trăm tổ chức qua ConnectWise

Hacker Trung Quốc dùng AI tấn công hàng trăm...

Microsoft cho rằng Storm-0940, nhóm tin tặc có liên hệ với Trung Quốc, đã sử dụng công...
Cổ phiếu Strive và Strategy tăng mạnh khi Bitcoin lên 84.807 USD

Cổ phiếu Strive và Strategy tăng mạnh khi Bitcoin...

Cổ phiếu Strategy và Strive tăng lần lượt hơn 7% và 13% khi Bitcoin lên mức cao...